3.4. Nhu cầu đáp ứng các điều kiện thử nghiệm
Ở cấp độ phòng thí nghiệm, khi thử nghiệm các vật liệu hoặc cấu hình mới (ngoài chu kỳ thông thường), một trong những kỹ thuật cung cấp nhiều thông tin nhất về trạng thái của pin là phổ trở kháng điện hóa (EIS).Với EIS, các hiện tượng khác nhau trong mỗi thành phần (ví dụ, vật liệu điện cực, chất điện phân) hoặc tại các giao diện có thể được tách ra và nghiên cứu.
Hãy tham khảo một số Ghi chú Ứng dụng liên quan của chúng tôi để tìm hiểu thêm về EIS và ứng dụng của nó cho pin.
Electrochemical impedance Spectroscopy (EIS) Part 1 – Basic Principles
Electrochemical Impedance Spectroscopy (EIS) Part 2 – Experimental Setup
EIS được sử dụng trên các pin để hiểu các tính chất vật lý động, chẳng hạn như độ dẫn điện của chất điện phân, sự chuyển giao electron trong khối, điện dung tại các ranh giới pha, và nhiều hơn nữa [5]. Người ta kỳ vọng rằng các tham số này có thể được đo trong quá trình vận hành của pin và được phân tích để cung cấp thông tin về trạng thái sức khỏe (SoH) hoặc trạng thái sạc (SoC) của pin.
Một đặc điểm của pin thể rắn là các tính chất của khối chất điện phân rắn chỉ có thể được quan sát ở tần số rất cao (>1–5 MHz). Điều này tạo ra một thách thức cho việc đo các tính chất này. Rất ít các thiết bị điện hóa có thể đo được vượt quá vài trăm kHz (như VIONIC được hỗ trợ bởi INTELLOI), trong khi các tính chất khối của pin thể rắn chỉ có thể dễ dàng hiểu được ở tần số từ 1 MHz đến 10 MHz.
EIS đã được áp dụng thành công để giải mã các tác động của áp suất từ các ranh giới giữa các hạt và chính các hạt trong chất điện phân rắn (Hình 3). Điều này khiến EIS trở thành công cụ lý tưởng để nghiên cứu sự gia tăng độ xốp – nứt ảnh hưởng đến vật liệu khối cũng như các giao diện của chúng. Ví dụ, tác động của áp suất dương trong quá trình sạc xả hoặc hoạt động đã được theo dõi bởi EIS và được cho là do sự gia tăng độ dẫn điện giữa các hạt, trong khi độ dẫn điện khối của các hạt không thay đổi. Điều này có nghĩa là pin thể rắn được hưởng lợi từ áp suất áp dụng/kiểm soát trong quá trình vận hành, điều này sẽ tác động đến thiết kế của các cell pin và bộ pin trong tương lai.